业务介绍

在一个已有的PCB板子上分析和发现信号完整性问题是一件非常困难的事情,即使找到了问题,在一个已经成型的板子上实施有效的解决方法也会花费大量时间和费用。一个最有效的方法就是在物理设计完成之前查找、发现并在电路设计过程中消除或减小信号完整性问题,这就需要在仿真工具的辅助下,对电路的参数进行仿真分析,以提前发现问题,缩短研发周期,降低研发成本,同时也可以增强设计者的自信度。

汉普目前具有完善的SI仿真设计流程和SI问题解决方案,布线前的仿真可以根据信号完整性的设计要求以及时序要求,帮助设计者选择元器件、调整原器件布局、规划系统时钟网络、以及确定关键网络的端接策略和拓扑结构;布线后的仿真可以评估走线的反射、振铃、过冲、串扰,时序等参数是否符合设计要求,帮助发现潜在的SI问题,提高设计的可靠性。

多负载拓扑仿真
多负载拓扑特点:负载较多,距离较远,负载不对等,反射严重,一般采用异步时序或者公用时钟时序方式
典型总线:Local bus,PCI等
仿真分析内容:器件布局,拓扑优化,匹配方案,负载波形,时序分析
DDR1/2/3 Memory总线仿真服务
Memory总线:DDR1, DDR2, DDR3, DDR4, QDR, TCAM, DIMM
Memory总线特点:负载重,走线密度大,时序要求高
仿真分析内容:器件布局,拓扑设计,匹配方案,波形分析,时序分析
高速串行总线仿真服务
SERDES总线:SATA, PCIE, RapidIO , CEI-6G-SR/MR/LR, CEI-11G-SR/ LR, SFI, XFI, CAUI, XAUI, XAUI, Infiniband QDR/FDR, CEI-25G-VSR

SERDES仿真总线特点:点到点传输,距离远,损耗大,容易受反射和串扰影响

最高设计速度和长度:
2008年Infiniband QDR 10Gbps 64cm
2011年10Gbase-KR 10.3125Gbps 70cm
2012年Infiniband FDR 14Gbs 100cm
2013年CEI-25G-VSR 25Gbps 10.6cm

仿真分析内容:板材选取,叠层、过孔、连接器、耦合电容参数优化,损耗参数提取,眼图分析,抖动分析

通道性能分析方法:
频域分析,TDR分析,Spice分析,IBIS-AMI Channel分析
关于汉普 | 新闻中心 | 人力资源 | 法律声明 | 隐私保护
版权所有 © 深圳市汉普电子技术开发有限公司 2003-2013 保留一切权利 粤05039580号